칩 제조 공정 전체 설명(1/2): 웨이퍼부터 패키징, 테스트까지

각 반도체 제품을 제조하려면 수백 가지 공정이 필요하며, 전체 제조 공정은 8단계로 나뉩니다.웨이퍼 가공 - 산화 - 포토리소그래피 - 에칭 - 박막 증착 - 상호 연결 - 테스트 - 포장.

1단계:웨이퍼 가공

모든 반도체 공정은 모래알에서부터 시작됩니다! 모래에 함유된 실리콘이 웨이퍼 생산에 필요한 원료이기 때문이다. 웨이퍼는 실리콘(Si) 또는 갈륨비소(GaAs)로 만들어진 단결정 실린더에서 잘라낸 둥근 조각입니다. 고순도 실리콘 소재를 추출하려면 웨이퍼 제조의 주요 원료이기도 한 이산화규소 함량이 최대 95%에 이르는 특수 소재인 규사가 필요하다. 웨이퍼 가공은 위의 웨이퍼를 만드는 과정이다.

잉곳 주조

먼저, 모래를 가열하여 그 안에 있는 일산화탄소와 실리콘을 분리해야 하며, 초고순도 전자등급 실리콘(EG-Si)이 얻어질 때까지 이 과정을 반복합니다. 고순도 실리콘은 액체 상태로 녹아 단결정 고체 형태로 굳어진 후 '잉곳'이라 불리는 반도체 제조의 첫 단계입니다.

실리콘 잉곳(실리콘 기둥)의 제조 정밀도는 나노미터 수준에 달할 정도로 매우 높으며, 널리 사용되는 제조 방법은 초크랄스키(Czochralski) 공법이다.

잉곳 절단

이전 단계가 완료된 후 잉곳의 양쪽 끝을 다이아몬드 톱으로 잘라낸 후 일정 두께의 얇은 조각으로 자르는 작업이 필요합니다. 잉곳 슬라이스의 직경은 웨이퍼의 크기를 결정합니다. 더 크고 얇은 웨이퍼를 더 많은 단위로 분할할 수 있어 생산 비용 절감에 도움이 됩니다. 실리콘 잉곳을 절단한 후 후속 단계에서 처리 방향을 표준으로 설정하기 쉽도록 슬라이스에 "평평한 영역" 또는 "덴트" 표시를 추가해야 합니다.

웨이퍼 표면 연마

이상의 절단 공정을 거쳐 얻은 슬라이스를 "베어 웨이퍼", 즉 가공되지 않은 "로우 웨이퍼"라고 합니다. 베어 웨이퍼의 표면은 고르지 않으며 회로 패턴을 직접 인쇄할 수 없습니다. 따라서 먼저 그라인딩 및 화학적 에칭 공정을 통해 표면 결함을 제거한 후 연마하여 매끄러운 표면을 형성한 후, 세정을 통해 잔류 오염물질을 제거하여 깨끗한 표면을 갖는 완성된 웨이퍼를 얻는 것이 필요하다.

2단계: 산화

산화 공정의 역할은 웨이퍼 표면에 보호막을 형성하는 것입니다. 화학적 불순물로부터 웨이퍼를 보호하고, 누설 전류가 회로로 유입되는 것을 방지하며, 이온 주입 시 확산을 방지하고, 에칭 시 웨이퍼가 미끄러지는 것을 방지합니다.

산화 공정의 첫 번째 단계는 불순물과 오염 물질을 제거하는 것입니다. 유기물, 금속 불순물 제거, 잔여 수분 증발 등 4단계 과정이 필요합니다. 세정 후 웨이퍼를 섭씨 800~1200도의 고온 환경에 놓을 수 있으며, 웨이퍼 표면에 산소나 증기의 흐름에 의해 이산화규소(즉, "산화물") 층이 형성됩니다. 산소는 산화물층을 통해 확산되어 실리콘과 반응하여 다양한 두께의 산화물층을 형성하며, 산화가 완료된 후 그 두께를 측정할 수 있습니다.

건식 산화 및 습식 산화 산화 반응의 다양한 산화제에 따라 열 산화 공정은 건식 산화와 습식 산화로 나눌 수 있습니다. 전자는 순수한 산소를 이용해 이산화규소층을 생성하는데, 속도는 느리지만 산화물층이 얇고 조밀하다. 후자는 산소와 용해도가 높은 수증기를 모두 필요로 하며 성장 속도는 빠르지만 밀도가 낮고 상대적으로 두꺼운 보호층이 특징입니다.

산화제 외에도 이산화규소 층의 두께에 영향을 미치는 다른 변수가 있습니다. 첫째, 웨이퍼 구조, 표면 결함 및 내부 도핑 농도가 산화막 생성 속도에 영향을 미칩니다. 또한, 산화 장비에서 생성되는 압력과 온도가 높을수록 산화층이 더 빨리 생성됩니다. 산화 공정시에는 웨이퍼를 보호하고 산화도의 차이를 줄이기 위해 유닛 내 웨이퍼 위치에 따른 더미 시트를 사용하는 것도 필요하다.

3단계: 포토리소그래피

포토리소그래피는 빛을 통해 웨이퍼에 회로 패턴을 "인쇄"하는 것입니다. 반도체 제조에 필요한 평면도를 웨이퍼 표면에 그리는 것으로 이해할 수 있습니다. 회로 패턴의 정밀도가 높을수록 완성된 칩의 집적도가 높아지는데, 이는 첨단 포토리소그래피 기술을 통해 달성되어야 합니다. 구체적으로 포토리소그래피는 포토레지스트 코팅, 노광, 현상의 세 단계로 나눌 수 있습니다.

코팅

웨이퍼에 회로를 그리는 첫 번째 단계는 산화막 위에 포토레지스트를 코팅하는 것이다. 포토레지스트는 웨이퍼의 화학적 특성을 변경하여 웨이퍼를 "인화지"로 만듭니다. 웨이퍼 표면의 포토레지스트 층이 얇을수록 코팅이 균일해지며 인쇄할 수 있는 패턴이 더 미세해집니다. 이 단계는 "스핀 코팅" 방법으로 수행할 수 있습니다. 광(자외선) 반응성의 차이에 따라 포토레지스트는 포지티브형과 네거티브형의 두 가지 유형으로 나눌 수 있습니다. 전자는 빛에 노출되면 분해되어 사라져 노출되지 않은 부분의 패턴을 남기고, 후자는 빛에 노출되면 중합되어 노출된 부분의 패턴이 나타납니다.

노출

웨이퍼 위에 포토레지스트 필름을 덮은 후, 빛의 노출을 조절하여 회로 인쇄를 완료할 수 있습니다. 이 과정을 "노출"이라고 합니다. 노광 장비를 통해 빛을 선택적으로 통과시킬 수 있습니다. 회로 패턴이 담긴 마스크를 빛이 통과하면 아래의 포토레지스트 필름이 코팅된 웨이퍼에 회로를 인쇄할 수 있다.

노광 공정에서 인쇄된 패턴이 미세할수록 최종 칩에 더 많은 부품을 수용할 수 있어 생산 효율성이 향상되고 각 부품의 비용이 절감됩니다. 이 분야에서 현재 많은 주목을 받고 있는 신기술은 EUV 리소그래피이다. Lam Research Group은 전략적 파트너인 ASML 및 imec과 함께 새로운 건식 필름 포토레지스트 기술을 공동 개발했습니다. 이 기술은 회로 폭 미세 조정의 핵심 요소인 해상도를 향상시켜 EUV 노광 공정의 생산성과 수율을 크게 향상시킬 수 있다.

개발

노광 후 단계는 웨이퍼에 현상액을 뿌리는 것으로, 패턴의 노출되지 않은 영역의 포토레지스트를 제거하여 인쇄 회로 패턴을 드러내는 것이 목적입니다. 개발이 완료된 후에는 회로도의 품질을 보장하기 위해 다양한 측정 장비와 광학 현미경을 사용하여 확인해야 합니다.

4단계: 에칭

웨이퍼에 회로도의 포토리소그래피가 완료된 후, 에칭 공정을 통해 잉여 산화막을 제거하고 반도체 회로도만 남깁니다. 이를 위해 액체, 가스 또는 플라즈마를 사용하여 선택한 초과 부품을 제거합니다. 식각 방법에는 사용되는 물질에 따라 크게 두 가지가 있는데, 특정 화학 용액을 사용하여 화학적으로 반응시켜 산화막을 제거하는 습식 식각과 가스나 플라즈마를 이용한 건식 식각이 있다.

습식 에칭

화학적 용액을 사용하여 산화막을 제거하는 습식 에칭은 비용이 저렴하고 에칭 속도가 빠르며 생산성이 높은 장점이 있습니다. 그러나 습식 에칭은 등방성입니다. 즉, 속도는 어느 방향에서나 동일합니다. 이로 인해 마스크(또는 민감막)가 식각된 산화막과 완전히 정렬되지 않아 매우 미세한 회로도를 가공하기가 어렵습니다.

드라이에칭

건식 에칭은 세 가지 유형으로 나눌 수 있습니다. 첫 번째는 에칭 가스(주로 불화수소)를 사용하는 화학적 에칭입니다. 이 방법은 Wet Etching과 마찬가지로 등방성이므로 Fine Etching에는 적합하지 않습니다.

두 번째 방법은 물리적 스퍼터링으로, 플라즈마의 이온을 사용하여 과도한 산화물 층에 충격을 가하여 제거합니다. 스퍼터링 에칭은 이방성 에칭 방법으로 수평 방향과 수직 방향으로 에칭 속도가 다르기 때문에 미세도도 화학적 에칭보다 우수합니다. 그러나 이 방법의 단점은 이온 충돌에 의한 물리적 반응에 전적으로 의존하기 때문에 식각 속도가 느리다는 점이다.

마지막 세 번째 방법은 RIE(Reactive Ion Etching)이다. RIE는 처음 두 가지 방법을 결합합니다. 즉, 이온화 ​​물리적 에칭을 위해 플라즈마를 사용하는 반면, 플라즈마 활성화 후 생성된 자유 라디칼의 도움으로 화학적 에칭이 수행됩니다. RIE는 처음 두 가지 방법을 능가하는 에칭 속도 외에도 이온의 이방성 특성을 활용하여 고정밀 패턴 에칭을 달성할 수 있습니다.

오늘날 건식 식각은 미세 반도체 회로의 수율을 향상시키기 위해 널리 사용되고 있습니다. 전체 웨이퍼 식각 균일성을 유지하고 식각 속도를 높이는 것이 중요하며, 오늘날 가장 발전된 건식 식각 장비는 더 높은 성능을 갖춘 가장 진보된 로직 및 메모리 칩의 생산을 지원하고 있습니다.

VeTek Semiconductor는 중국 전문 제조업체입니다.탄탈륨 카바이드 코팅, 실리콘 카바이드 코팅, 특수흑연, 실리콘 카바이드 세라믹그리고기타 반도체 세라믹. VeTek Semiconductor는 반도체 산업을 위한 다양한 SiC 웨이퍼 제품에 대한 고급 솔루션을 제공하기 위해 최선을 다하고 있습니다.

위의 제품에 관심이 있으시면 언제든지 저희에게 직접 문의해 주십시오.  

몹: +86-180 6922 0752

왓츠앱: +86 180 6922 0752

이메일: anny@veteksemi.com